导语：EDA 2.0，是国产EDA强盛，冲破10%国产化率的机缘。

去年，集成570亿个晶体管，机能强盛的苹果M1 Max处置惩罚器的横空出生避世让人年夜受震撼。

本年，英伟达最新款GPU H100拥有800亿个晶体管，而且年夜放豪言20个H100 GPU，也就是1.6万亿个晶体管，即可承托相称在全世界互联网的流量。

处置惩罚器的机能愈来愈高，集成的晶体管数目愈来愈多，繁杂度也愈来愈高，那怎样才能包管其正常事情？

要让拥有百亿个晶体管的芯片正常事情的难度，就比如要用一个个细胞构成器官，而且能让器官可以或许正常的运作。这个实现的历程，验证是要害。

二三十年前，芯片的繁杂度虽然难以及如今的5nm、4nm芯片相提并论，但芯片设计工程师为了确保芯片的功效与本身预期的一致，也需要于芯片制造进步行仿真验证。

厥后，跟着芯片集成的晶体管愈来愈多，愈来愈繁杂，仅靠仿真实现充实验证的难度也愈来愈年夜，芯片工程师们意想到，芯片的功效、机能的验证都很是主要。在是，芯片验证的各类要领都接踵呈现，也有了专门的芯片验证工程师。

如今，典型的SoC（片上体系）芯片的项目研发中，验证占了70%的事情量，而此中的40%又是调试，整个验证历程复杂且费时吃力。

是以，想要包管设计出的芯片可以或许不变高效运行，验证及调试的电子设计主动化（EDA，Electronics Design Automation）东西就至关主要，尤其是于芯片设计繁杂度不停晋升与研发成即日益增高确当下。

“一方面，芯片验证场景日趋繁杂，从纯真的功效验证到今天面临整个体系级、场景级的验证；另外一方面，面临激烈的市场竞争，芯片集陈规模不停扩展，研发周期却不停缩短，验证的主要性日趋凸起。”燧原科技资深架构师鲍敏祺指出芯片前段验证面对的挑战。

惋惜的是，芯片验证的挑战愈来愈年夜，但市场上已经有的EDA验证及调试东西其实不能很好地满意当下芯片设计的需求。

芯华章科技研发副总裁林扬淳认为，当前财产调试方案面临着缺少立异、数据库碎片化以和机能局限等多重挑战。

这给没有汗青包袱，又相识客户需求的新创EDA公司带来了巨年夜的时机。

芯华章首席市场战略官谢仲辉对于雷峰网暗示，一个优异的，切合市场需求的EDA调试体系应该具有如下特征：

起首，需要撑持许多验证手腕，才能帮忙如今的芯片设计做很好地调试及诊断。

其次，拥有几百亿个晶体管的芯片愈来愈繁杂，为了可以或许快速出现甚至定位出问题，需要好的数据格局以和算法，撑持年夜量的数据读写，也就是说需要有高机能的支撑。

末了，为了可以或许越发智能化及快速出现及定位问题，需要借助AI。由于传统的方式很是依靠验证工程师的经验，借助AI，可以或许显著晋升效率。

看到这些需求，提供周全数字验证EDA的芯华章近日发布的数字验证调试体系晓Fusion Debug，不仅可以或许帮忙芯片设计公司解决芯片设计历程中调试的难题，还有弥补了多项多产技能空缺。

第一，昭晓Fusion Debug是一款基在立异架构的周全调试体系，能撑持芯华章智V验证平台所有产物的通用调试底座技能，促进差别产物的协同作用。

这重要是患上益在芯华章从最先就致力在底层框架及基础平台的研发，可以或许解决差别验证东西数据格局差别的问题，形成配合的数据库，包括XCDB（存储design HDL的信息）、XNDB（记载design netlist）、XEDB（压缩存储了旌旗灯号波形）、XCovDB（记载笼罩率）。

据雷峰网相识，海内EDA公司有面向设计，好比结构布线或者制造相干的数据库，但还有没有针对于全平台验证的数据库，芯华章弥补了这一空缺。

第二，昭晓Fusion Debug于单机模式可以或许带来2-3倍的机能晋升，于漫衍式体系中可以撑持分外5倍的速率晋升。据悉，传统主流EDA更新换代每一次有约10%-20%的晋升，可以或许实现5倍的晋升是一个巨年夜的冲破。

可以或许实现机能奔腾的一个要害是数字波形格局。昭晓Fusion Debug采用彻底自研的高机能数字波形格局XEDB，这一波形格局借助立异的数据格局及架构，具有高机能、高容量、高波形压缩比等特色，其提供的高效编码及压缩方案，于现实测试中可以带来比国际主流数字波形格局超8倍的压缩率。

与其它贸易波形格局比拟，XEDB的读写速率快至3倍，并撑持漫衍式架构，可充实使用多台呆板的物理资源来晋升总体体系的机能，实测中体现出的波形写入速率可以比单机模式提高5倍以上。同时，借助设计推理引擎及高机能阐发引擎提供的动力，昭晓Fusion Debug可以或许撑持同一且高机能的编译，快速加载仿真成果及旌旗灯号显示，轻松举行旌旗灯号毗连跟踪及底子缘故原由阐发。

第三，昭晓Fusion Debug的数据布局已经经具有了深度进修框架，可以或许很轻易撑持AI技能。

EDA的智能化可以或许把一些繁琐、反复、需要依赖经验的事情借助AI，晋升效率的同时降低对于工程师的要求。好比，于调试历程中，假如一个5-10年的逻辑工程师需要花3-5天的时间找到问题的源头，有了AI后，一个经验比力少的工程师可能只需要1天就能找到问题，带来倍速的效率晋升。

合肥市微电子研究院院长陈军宁及电子科技年夜学电子科学与工程学院副传授黄乐天从差别的角度指出，下一代EDA东西需要加强东西间的交融以和更智能化，于削减人力投入的同时，进一步充实使用呆板进修、云计较等立异技能，从而提高芯片验证与设计效率。

不外，AI很是依靠算法及数据，海内EDA公司于数据的堆集上显然没措施及巨头公司比力，那新创EDA公司还有能有AI的上风吗？

谢仲辉认为，“数据及算法都很是要害。咱们所做的是基在算法及建模的动作，先把底层的架构搭建起来，至在数据，将来咱们将用平台化的理念办事客户，堆积更多的用户配合鞭策EDA智能化的成长。”

业界期待EDA调试东西智能化的同时，也于期待接口的开放。

平头哥上海半导体技能IP验证和软硬协同验证卖力人张天放就说，“于现实运用中，各个芯片的产物调试特性差别，对换试会孕育发生很是多样化的细分需求。咱们但愿可以或许于国产EDA东西内里看到一些开放的接口，便在举行二次开发。”

开放接口对于在传统EDA公司来讲，不管从贸易还有是技能的角度，都是一个很年夜的磨练。但这也偏偏成了新入局者的时机。

可以看到，昭晓Fusion Debug就提供富厚、可编程的数据接口，能让用户可针对于差别调试场景举行定制化，并能领悟芯华章智V验证平台和撑持用户现有的EDA东西。

雷峰网(公家号：雷峰网)相识到，芯华章会提供相干的转换东西或者接口，用户以和第三方的东西可以或许很利便的挪用数据，而且阐扬其自研数字波形格局XEDB的上风。

谢仲辉夸大，“利用咱们的开放接口可以或许让用户挪用咱们的数据完美验证及调试的流程，带来的是必然的矫捷性，也能连结机能上风。”

但回到最初的问题，想要包管一款集成为了几百亿个晶体管的芯片没有bug不变运行可能吗？

这是一个魂灵拷问的问题，也是一个很是难回覆的问题。

但可以明确的是，像昭晓Fusion Debug如许立异性产物的推出，可以或许更年夜水平满意当下芯片验证及调试的需求。

而要更好满意芯片设计的需求，需要整个业界朝着EDA 2.0标的目的努力，此中的要害路径包括开放及尺度化、主动化及智能化、平台化及办事化三个方面。

EDA 2.0也是国产EDA财产实现快速成长的机缘。赛迪参谋的数据显示，2019年全世界EDA市场范围为102.5亿美元，中国EDA市场范围约为5.8亿美元，占全世界市场的5.6%，海内EDA厂商总营收不到4.2亿元，仅占全世界市场份额的0.6%，国产化率仅10%摆布。

国产EDA的强盛，需要海内EDA学术界及财产界的配合努力。

相干文章：

国度级基金领投，EDA公司芯华章公布得到数亿Pre-B+轮融资

芯华章傅强：后摩尔时代下，EDA 2.0 赋能数字化将来 | GAIR 2021

AI+云原生EDA问世，国产EDA公司亮出“王炸”

雷峰网原创文章，未经授权禁止转载。详情见转载须知。