导语：4nm良率仅35%，“随机缺陷”令制程工艺止步不前。

最近几年来跟着人们对于更进步前辈机能的要求，进步前辈制程成了各年夜芯片制造厂商“武备竞赛”的重要疆场。据悉，台积电延误已经久的3nm制程工艺已经在近期取患了庞大冲破，台积电或者将年内率先完成第二版3nm制程的量产，并将其定名为“N3B”。

而基辛格出任CEO后一直力推代工营业的英特尔，也在近日公布了其“埃米级”18A制程芯片将于2024年提早落地的动静。

于各芯片制造厂商向着更进步前辈制程工艺进步的同时，制造的良率却成为了厂商们的一块芥蒂。曾经经于2021年拿下了高通公司新SoC骁龙8G1定单的三星，于本年2月尾就被爆出试产阶段芯片良率造假丑闻，部门5nm如下制程的芯片良率甚至只有35%摆布。

高通翻车，三星“接锅”

高通最近几年来于手机SoC营业上堕入了阻滞不前的逆境，一方面是由于采用了超年夜核架构的骁龙88八、骁龙8Gen1两代芯片功耗“爆炸”，发烧量居高不下致使用户体验欠好。

另外一方面则是因为产物良率太低致使成本上涨。按照外媒估算，一颗骁龙888芯片的成本已经经跨越了100美元，而骁龙8gGen1则成本更高。此前采用7nm工艺的骁龙865成本仅为81美元。

于丑闻爆出后，三星电子治理部分就5nm芯片工艺是否属实一事开启对于DS部分的查抄。比起名望上的丧失，更令三星“肉疼”的是掉去了高通这个年夜客户。

据报导，由于三星电子的代工良率太低，高通公司已经经决议将骁龙8Gen1的后续定单转交给台积电。而且于以后将3nm制程的新一代SoC的代工营业全数交给台积电。

事实上，良率对于在芯片制造厂商来讲险些与进步前辈制程一样主要。此前半导体质料厂商Entegris（应特格）履行副总裁和首席运营官Todd Edlund曾经于接管媒体采访时暗示，对于在3D NAND晶圆厂而言，1%的良率提高可能象征着每一年1.1亿美元的净利润；而对于在尖真个逻辑晶圆厂而言，1%的良率晋升象征着1.5亿美元的净利润。

而于摩尔定律行将被“榨干”的今天，进步前辈制程的良率对于在芯片制造厂商而言，正于变患上愈来愈主要。

过孔缺掉及随机缺陷：EUV的年夜贫苦

荷兰ASML公司的光刻机是进步前辈制程芯片制造历程中不成或者缺的一环。主流的光刻机技能分为DUV及EUV，只有EUV技能可以或许满意10nm如下的制程工艺。

利用EUV光刻机举行圆晶刻蚀的历程中，可能会呈现随机缺陷，处置惩罚随机缺陷已经经成了厂商们提高进步前辈制程良率的焦点挑战。

总的来讲，随机缺陷被分为四类：线边沿及线宽粗拙；CD匀称性偏差；叠加过错以和边沿短路或者开路。

“这些因素城市影响装备的机能、良率及靠得住性” Fractilia 的 Mack 说。

于缺陷查抄中，光学检测东西与扫描电子显微镜（SEM）往往配合事情，以于线查抄可能存于的缺陷并将其分类。但SEM成像成果包罗了现实粗拙度的同时也包罗了因为SEM噪声引起的粗拙度。传统图象处置惩罚过滤器会显示平均粗拙度而不是现实粗拙度。

Mack注释道：“举例来说，于圆晶上可能会测到4.3nm的粗拙度，但还有需要减去计量噪声，末了会获得1.3nm的现实粗拙度。”

Fractilia开发了于频域中运行的检测东西，利用功率谱密度来查看粗拙度。借助这一东西，检测者可以经由过程测患上的粗拙度对于晶圆模子举行反向建模，然后经由过程阐发查找每一一处随机缺陷。而且该东西还有为工程师提供了一种优化SEM利用的要领，使来自差别供给商的东西患上以匹配。

于高级逻辑芯片上，从几百万个到几十亿个过孔中正确找到丢掉的过孔或者触点对于良率工程师来讲也是一项庞大挑战。最近几年来，光学检测东西的供给商年夜幅更新了他们的东西及软件，以检测愈来愈多且愈来愈小的缺陷。

而且跟着人工智能插手到软件中，这些缺陷患上以被更好的标识出来。

对于在如许错乱的电路中可能呈现的缺陷，最贫苦的就是工程师没法确定哪些区域需要存眷。今朝对于在重点区域简直定，有两种要领：第一种是经由过程接收汗青经验，将此前高频呈现缺陷的为止标志为重点区域。第二种要领则是从IC设计文件中找到可能的单薄位置，然后软件将会获取所有区域并主动天生重点存眷区域。

例如，KLA及IBM Reserch的工程师近来开发了一种基在充实阵列的分箱技能。该技能经由过程缺陷检测将缺陷与晶圆位置相干联。经由过程这一技能，工程师发明了此前的东西没有标志的通孔，并经由过程追溯晶圆上的特定区域，找到了RIE步调存于的问题。

于这项研究中，IBM及KLA的工程师互助开发了一种用在捕捉BEOL逻辑器件中缺掉过孔的要领。工程师们利用KLA的检测要领于RIE的通孔链图案上的每一个通孔周围界说需要存眷的区域，以提高对于丢掉通孔缺陷的捕捉敏捷度。

然后利用宽带等离子（BBP）光学东西查抄这些存眷区域，末了于SEM审查东西上对于缺陷举行表征。该东西会根据类型对于缺陷举行分类。

按照成果显示，通路链左边于顶部呈现缺掉，但右边缺掉的通路则与底侧相干。该团队是以思疑缺掉通孔缺陷是因为先前的通孔蚀刻图案未瞄准而被壅闭酿成的。

不外，采用传统检测要领并无发明这一存于在底部的缺陷，这象征着该计谋可以更有用地检测出产中缺掉过孔的缺陷。

“BPP体系的查抄成果包括了分箱信息，这为工艺工程师提供了更多可操作数据，以便他们做出最好的决议计划。”Kurada总结到。

AFM或者将成为救星

虽然于已往于光学检测体系及SEM的共同下芯片制造的良率获得了较好的节制，可是于芯片进步前辈制程工艺愈来愈靠近摩尔定律极限的配景下，需要更进步前辈的技能来满意良率节制的要求。

布鲁克运营总监 Igor Schmidt 暗示于当芯片制程到达20nm如下后随机缺陷将会变患上愈来愈难以分类。而于检测CMP后的凹陷及腐化等需要拓扑数据之处，AFM变患上特别主要。

Igor Schmidt指出，虽然AFM（原子力显微镜）吞吐量比力低，但每一小时仍旧可以监控高达340个为止，以举行光刻、蚀刻或者CMP工艺的工艺节制。

原子力显微镜（AFM）审查东西可以使用呆板视觉坐标，将从光学体系中获取的圆晶图数据指向可能呈现缺陷的位置并对于周围区域举行成像。

成像的成果会显示该区域包括高度信息及粘性于内的3D尺寸。

粘性数据将可以或许更好地帮忙检测职员对于缺陷举行分类。就犹如乱石堆及口喷鼻糖的外貌都不服整，但代表的现实环境差别同样。于芯片制造的缺陷检测中，差别粘性的环境下的粗拙度可能指向差别的成果。

假如缺陷具备较年夜的高度差异及较年夜的粘性，注解是有机颗粒或者聚合物失落于了圆晶上。但若于高度差异较年夜的环境下粘性较小，则申明失落于圆晶上的多是硅颗粒或者者碎片；假如呈现了孔隙却没有粘性，则注解多是重叠或者者结晶缺陷；假如没有发明颗粒却具备粘性，则注解某处呆板或者者油存于问题。

“是以，对于在缺陷分类来讲，这是一种强盛的技能。” Igor Schmidt说。基在这一技能，厂商将可以或许于进步前辈制程上对于芯片制造中的缺陷举行更具体、正确的分类，从而提高产物的良率。

雷峰网(公家号：雷峰网)

参考链接：https://semiengineering.com/strategies-for-faster-yield-ramps-on-5nm-chips/

雷峰网原创文章，未经授权禁止转载。详情见转载须知。