导语：英特尔代工进步前辈封装的五年夜上风，及矫捷的计谋。

天生式AI的时代正于到来，AI模子愈来愈强盛，对于算力的需求愈来愈高，而AI算力的晋升，又进一步刺激更重大模子的降生。

于晋升AI芯片机能的历程中，需要于单个封装内集成CPU、加快器、内存等多个芯片。传统的封装已经经跟不上AI芯片对于高带宽、低功耗、紧凑集成的要求。

“已往，进步前辈封装技能常被轻忽，但如今体系级代工场（systems foundry）以和体系技能协同优化（system technology co-optimization）的观点变患上愈发主要。”英特尔进步前辈体系封装与测试事业部副总裁兼总司理Mark Gardner暗示。

对于在进步前辈封装，很多人都将眼光转向了晶圆级进步前辈封装，然而Mark Gardner却说EMIB 2.5D才是AI范畴的抱负选择，这是为何？

进步前辈封装的产能限定

3D进步前辈封装是很多业界领先的AI芯片的首选，这些AI芯单方面临3D进步前辈封装的产能与良率问题。

进步前辈封装的产能成了可否出产出进步前辈AI芯片，满许AI模子对于算力需求的条件。

按照市场研究机构的数据，已往几年，行业于2.5D封装产能面对诸多限定，不克不及够充实满意市场需求。

“当咱们将Foveros 2.5D与EMIB 2.5D的产能相联合时，综合产能是当前行业程度的两倍以上。”Mark Gardner进一步暗示，“咱们已经经完成为了跨越250个2.5D设计项目，这些项目既触及英特尔产物，也涵盖其他无晶圆厂客户的需求，运用规模从消费级产物到FPGA、办事器数据中央以和AI加快器。”

雷峰网(公家号：雷峰网)相识到，EMIB 2.5D的首个产物已经经投产近十年了。

那为何EMIB 2.5D仍是AI芯片的首选？

EMIB 2.5D进步前辈封装是AI最好选择的五年夜理由

EMIB（嵌入式多芯片互连桥）采用嵌入基板中的硅桥技能，当需要高密度的芯片间毗连，但愿于基板上直接毗连多个小芯片（Chiplets），实现低功耗毗连时，EMIB是一种抱负的选择。

EMIB系列包罗了EMIB 2.5D及EMIB 3.5D，EMIB 2.5D撑持单层芯片，也能够举行HBM（高带宽存储）重叠。EMIB 3.5D与EMIB 2.5D近似，不同于在EMIB 3.5D引入了3D重叠技能。

Mark Gardner认为，EMIB 2.5D是AI最好选择的理由有五个上风。

第一个上风是成本。对于比晶圆级封装，EMIB桥接是一种很是小的硅片，因为尺寸小，可以充实使用晶圆面积。比拟采用晶圆级封装只能获得极少量制品，会华侈年夜量空间及资源，EMIB有显著的高效使用率的上风。

“当扩大到更年夜面积的硅片复合体时，封装内HBM的数目越多，EMIB的成本上风比拟晶圆级的封装技能呈指数级增加。”Mark Gardner增补暗示。

EMIB 2.5D的第2、第三点上风慎密相连，即更高的良率及更快的出产周期。

晶圆级的封装，始终存于晶圆封装步调，有时称为“芯片对于晶圆”（Chip-on-Wafer）步调，包括将顶层芯片附着到晶圆上，并触及模具、凸点等。这些步调显然增长了良率丧失的危害，由于步调越多，繁杂度越高，所需时间也越长。

“这类步调的改良其实不是几天，而是几周的时间周期。”Mark Gardner指出，“EMIB可以或许让客户更快得到加电测试数据、硅片验证数据等，更高的良率及更短的出产周期成为EMIB技能。”

EMIB的第四个上风是英特尔将硅桥嵌入基板的做法。

制造基板时，是于一个年夜的方形面板长进行，这类做法可以或许极年夜地提高基板面板的使用率。因为基板的尺寸规格与面板格局相匹配，它具有很好的可扩大性，可以或许顺应年夜型繁杂封装的需求。

“AI范畴的客户可能但愿于一个封装中集成更多的HBM（高带宽存储器），而且但愿于一个封装中容纳更多的事情负载内容，这类技能显然可以或许满意这些需求。”Mark Gardner暗示。

第五个上风就是能给客户提供更多选择。

EMIB作为市场上已经有既定的行业解决方案的替换方案，而英特尔代工整力在为客户提供多样化的选项，EMIB为客户提供了矫捷性及选择权，差别工艺节点、差别质料的芯片可以经由过程EMIB 2.5D封装于一路，芯片厂商可以自由选择最合适的IP模块实现最优的计较架构。

至在EMIB 3.5D，它不仅具有EMIB的上风，还有增长了重叠的矫捷性，由于某些IP更合适垂直重叠，而不是程度毗连。

英特尔还有有Foveros技能，包括Foveros 2.5D及Foveros 3D。与EMIB 3.5D近似，Foveros技能可以与其他中介层技能联合利用。

“于AI及HPC产物中，可以联合利用多种技能。例如，可能会采用Foveros Direct 3D，同时与HBM毗连，终极形成EMIB 3.5D封装。这些技能并不是互斥，可以联合到一个封装中。”Mark Gardner暗示。

Foveros Direct的特色是不采用焊料与焊料毗连，而是采用铜-铜直接键合。这类毗连方式可以或许实现最高的带宽及最低功耗的互连。

Mark Gardner吐露，英特尔代工正于开发120×120毫米的封装尺寸的超年夜封装（Large Packages），估计将于1-2年内进入量产。

进步前辈封装时代，晋升良率更有价值

芯片制造历程中良率的改善一直很是有价值，如今封装的质料成本加之所有硅片内容到达数千美元时，这类改良就变患上尤为要害。

由于，一个封装内仅有一颗芯片时，环境相对于简朴。但若有50块差别的芯片组合于一路，一块坏的就会毁失别的49块好的芯片。

英特尔开发了一种名为“裸片测试”（Die Sort）的技能，它已经经于出产中利用了十多年。“咱们会将整片晶圆支解成一个个零丁的裸片，并于组装到基板以前对于它们举行分类及测试。”Mark Gardner说，“这类要领于已往一直很主要，但于当前情况下变患上越发要害。”

英特尔代工调解了计谋，提供更矫捷的办事。例如，客户可以仅选择EMIB技能或者封装办事，而芯片部门则来自其他代工场，或者者只需要测试方案，例如裸片测试（Die Sort）能力，英特尔代工也能够零丁提供。

英特尔代工也提供的分外增值办事。

“包括咱们于各类设计上的富厚经验。咱们还有可以帮忙客户优化他们的产物，不管是硅与封装的协同设计、设计计谋，还有是功率传输、高级建模及热治理等。”Mark Gardner说。

显然，英特尔代工正于使用其深挚的堆集提供差异化的设计、进步前辈封装、测试能力，这是一个明智的计谋，也是英特尔掌握天生式AI时代主要机缘的主要一环。

雷峰网原创文章，未经授权禁止转载。详情见转载须知。